该项目是采用 Verilog 语言实现一个单核 32 位的小型 RISC-V 处理器核，包含全部代码和详细的教程。RISC-V 是一种开源指令集架构，它允许任何人设计、制造和销售 RISC-V 芯片和软件。