项目详情
由
分享
分享
HelloGitHub 评分
0 人评分
从零开始写 RISC-V 处理器
过去 7 天共收获 5 颗 Star ✨
使用方向键查看日期，Home 和 End 跳至首尾，Escape 关闭提示。| 日期 | Star | 较前日 |
|---|---|---|
| 周五 | 1,563 | — |
| 周六 | 1,563 | 0 |
| 周日 | 1,564 | +1 |
| 周一 | 1,564 | 0 |
| 周二 | 1,565 | +1 |
| 周三 | 1,566 | +1 |
| 周四 | 1,568 | +2 |
1.6k
星数
是
中文
C
主语言
否
活跃
1
贡献者
16
Issues
否
组织
无
最新版本
243
Forks
Apache-2.0
协议
该项目是采用 Verilog 语言实现一个单核 32 位的小型 RISC-V 处理器核，包含全部代码和详细的教程。RISC-V 是一种开源指令集架构，它允许任何人设计、制造和销售 RISC-V 芯片和软件。
评论
评分：
暂无精选评论